저온 CVD 공정에 의한 실리콘 질화물 박막의 in-situ annealing 효과 및 그에 따른 TFT 소자 특성 변화 연구 = In-situ annealing effect of low-temperature gate dielectric silicon nitride films and TFTs prepared by CVD technique

국문 초록 (Abstract)

본 연구에서는 실리콘 기반의 스위칭 소자를 플렉시블 디스플레이에 적용하기 위해 소자 제작에 필요한 핵심 요소인, 실리콘 질화물 박막을 150 ℃ ~ 200 ℃범위의 낮은 공정 온도에서 증착하고 그 후처리 공정에 대한 연구를 실시하였다. Catalytic CVD (Cat-CVD) 를 이용하여 박막을 형성하였다. 박막 형성 시 공정온도를 150 ℃ 이하 최저 100 ℃ 까지도 낮출 수 있는 방안을 도출하기 위해 spacing, 공정압력을 조절하며 기판온도 및 uniformity를 관찰하였고, 병렬연결과 직렬연결의 두 가지 필라멘트 배열방식을 비교하였다. 이렇게 도출한 조건을 이용하여 150 ℃ ~ 200 ℃ 범위의 공정온도에서 실리콘 질화물 박막들을 실리콘 기판 위에 증착하고, 전기적 특성을 측정하기 위해 metal-insulator-semiconductor (MIS) 구조를 제작하였다. 실리콘 질화물 박막 증착 시 원료가스는 SiH4, NH3, H2를 사용하였고 수소희석비(H2/SiH4)는 19~100의 범위에서 변화시켰으며, 일부 시료에 대해 in-situ H2 annealing을 실시하였다. Furnace를 사용하여 150 ℃ 이하에서 후속 열처리를 함으로써 박막의 증착 조건과 저온열처리 사이의 상호작용을 관찰하였다. I-V 및 C-V 특성 분석 결과 resistivity 1.12 × 1012 Ωcm 이상, breakdown field strength 6.5 MV/cm 이상, hysteresis 1 V 이하의 양호한 유전특성을 갖는 박막을 얻을 수 있음을 확인하였다. 한편, PECVD로 증착한 실리콘 질화물 박막을 사용하여 조성비에 따른 에너지 밴드 구조의 변화를 분석하였다. 기판 온도 200 ℃ 및 150 ℃에서 공정 인자를 변화시킴에 따라 박막 내 N/Si 조성비를 1.17 ~ 1.58의 넓은 범위에서 조절할 수 있었다. Si-rich 영역에서는 N/Si 값이 증가함에 따라 primary PL peak의 위치가 높은 에너지 영역으로 이동하였으나, N-rich 영역에서는 위치의 변화 없이 intensity만 감소하였다. 150 ℃에서 Cat-CVD를 이용하여 제작한 실리콘 질화물 박막을 게이트 절연체로 적용하여 저면게이트 a-Si TFT를 제작하였고, ID-VG 동작특성을 측정하여, mobility 0.23 cm/Vs, on/off ratio 105 이상, S.S, 1.2 V/dec, Vth 3.1 V의 값을 얻었다. 150 ℃의 저온에서 실리콘 질화물 박막을 제작하는 경우 증착 시 원료기체의 수소 희석비를 높이고, in-situ H2 annealing을 병행함으로써, 후속 150 ℃ 열처리에 의한 유전특성의 개선 효과를 극대화시킬 수 있었다.

다국어 초록 (Multilingual Abstract)

In this paper, silicon nitiride (SiNx) thin films were grown at a temperature range of 150 ℃ ~ 200 ℃ and the post treatment process was studied for applications to silicon-based switching devices of flexible display backplanes. The SiNx films were prepared by catalytic CVD(Cat-CVD) technique. In order to establish a deposition process that can maintain the substrate temperature below 150 ℃, influences of the filament-substrate spacing and working pressure on the substrate temperature and the film uniformity were studied. Two different types of filament arrangement, serial and parallel, were also compared. Using the process conditions derived from the preliminary study, SiNx films were deposited on single-crystalline silicon wafers and the metal-insulator-semiconductor (MIS) structure was constructed to evaluate electrical properties. SiH4, NH3 and H2 were used as source gases and the hydrogen dilution ratio (H2/SiH4) were varied in the range of 19 ~ 100. In-situ hydrogen annealing was performed for selected samples for comparison. Post heat-treatment was carried out inside a furnace at 150 ℃, and the interaction between the deposition conditions and the low temperature heat-treatment was studied.
Capacitance-voltage(C-V) and current density-voltage(J-V) measurement of the 150℃ heat-treated films showed a resistivity of 1.12 × 1012 Ωcm, a breakdown field strength of 6.5 MV/cm, and a threshold hysteresis of 1 V, indicating that these films are applicable to a-Si TFTs as a gate insulator.
Change in the energy band structure with the N/Si atomic ratio were studied by using plasma enhanced CVD(PECVD) SiNx films. Depending on the condition of deposition, N/Si composition varied from 1.15 to 1.58 in the temperature range of 150 ℃ ~ 200 ℃. Primary PL peaks of Si-rich samples shifted towards a high energy region as the N/Si ratio increased. On the other hand, primary PL peaks of N-rich samples did not show a noticeable position change but their intensity decreased with the increasing N/Si ratio.
A-Si TFTs, fabricated by using the Cat-CVD SiNx films below 150 ℃, showed a mobility of 0.23 cm/Vs, an on/off ratio of 105, a S.S, of 1.2 V/dec, and a Vth of 3.1 V. In conclusion, it is ne cessary to combine the H2 dilution of source gases and the in-situ H2 annealing for maximizing the effect of the post heat-treatment.

Keyword : Silicon nitride, Cat-CVD, thin film transistor, low-temperature

목차 (Table of Contents)

• 제 1장 Display 기술 발전 동향 1
• 1.1 Flat Panel Display (FPD)의 종류와 작동원리 1
• 1.1.1 LCD의 구조와 원리 2
• 1.1.2 OLED의 구조와 원리 10
• 1.2 Flexible display 12
• 1.2.1 Flexible 기판의 종류와 저온공정 13
• 1.2.2 실리콘 활성층의 종류와 특성 15
• 1.2.3 Dielectric Layer의 종류와 동작 특성 17
• 제 2장 기초 이론 18
• 2.1 Catalytic Chemical Vapor Deposition 방법 18
• 2.2.1 실리콘 질화물 박막의 증착방법 20
• 2.2.2 In-situ H2 annealing 방법 22
• 2.3 저온증착 박막의 접합(junction) 특성 24
• 2.3.1 P-N 접합 24
• 2.3.2 MIS 구조와 에너지밴드 28
• 2.3.3 이상적인 상태의 C-V curve 변화 31
• 2.3.4 MIS 구조 제작 과정 33
• 2.2 TFT의 원리와 구조 35
• 2.2.1 TFT의 제작 과정 35
• 제 3장 Cat-CVD 공정 온도 조절에 대한 연구 38
• 3.1 Filament 변화에 따른 기판 온도 38
• 3.1.1 직렬 연결 방식 38
• 3.1.2 병렬 연결 방식 42
• 3.2 공정 압력 및 spacing 변화에 따른 기판 온도 변화 43
• 3.2.1 필라멘트 직렬연결 방식 43
• 3.2.2 필라멘트 병렬연결 방식 47
• 3.3 저온공정 Cat-CVD의 증착 균일도 49
• 3.3.1 직렬 필라멘트 구조에서의 증착 균일도 49
• 3.3.2 병렬 필라멘트 구조에서의 증착 균일도 51
• 제 4장 150 이하에서 Cat-CVD를 이용하여 증착한 실리콘 질화물 특성 56
• 4.1 C-V 특성 57
• 4.2 J-V 특성 62
• 4.3 PECVD를 이용한 실리콘 질화물의 특성 66
• 4.4 증착 조건에 따른 조성비 변화 68
• 4.5 조성비에 따른 PL 스펙트럼 특성 71
• 4.6 150 이하의 온도에서 제작된 TFT의 동작 특성 75
• 제 5장 결론 82
• 참고 문헌 84
• Abstract 90