임베디드 시스템의 SoC 설계를 위한 하드웨어/소프트웨어 통합설계 플랫폼 구현

국문 초록 (Abstract)

본 논문에서는 OpenRISC 32비트 프로세서와 WISHBONE 버스 호환 IP를 이용한 합성 가능한 SoC
플랫폼을 개발하고 검중하였다. 개발된 플랫폼은 상용 SoC 플랫폼에 비해 설계 유연성이 좋으며 비용 및 설
계 시간 면에서 상당한 효과를 기대할 수 있는 전체 합성 가능한 RTL 소프트 컴포넌트 기반으로 설계되었
다. 플랫폼은 전체 시스랩올 제어하는 RISC 프로세서를 중심으로， 온 칩 SRAM, GPIO, UART, 디버그 인
터페이스， VGA 컨트롤러의 주변장치와 WISHBONE 용 칩 인터커넥터로 구성되며， SoC 플랫폼의 하드웨어
/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발올 위해 GNU 기반 크로스 컴파일 환경이 구
현되었다. 플랫폼에 통합된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치와 어셈블리/펌웨어 프로그램을
컴파일 하여 생성된 실행 파일을 입력 테스트 패턴으로 이용하여 로직 시뮬레이터를 통해 시율레이션 검증
되었고， ISS를 통한 소프트웨어 테스트 결과와 시뮬레이션 결과를 비교함으로써 동작과 신뢰성이 검증되었
다. 최종 검증된 플랫폼은 Xilinx FPGA를 이용한 프로토타이핑을 통해 정상적인 동작을 확인한 후 Verilog
RTL 소스와 Magnachip 0.18 um CMOS 라이브러리를 이용하여 MPW 칩 제작 과정을 통해 ASIC으로 설
계 되었으며， 레이아웃올 진행하여 최종 배치/배선 후 포스트 레이아웃 시뮬레이션 결과 91MHz의 클록 주
파수에서 정상적으로 동작함을 확인하였다
This paper describes the development and verification of a synthesizable SoC platform
based on OpenRISC processor and WISHBONE on-chip bus for embedded systems. The platform
includes the 0penRISC 1200 processor and some basic peripherals such as on-chip RAM, GPIO, UART,
Debug interface, VGA controller and WISHBONE on-chip interconnect. The platform uses a set of
development environment such as compiler, assembler, debugger and RTOS that is built for HW /SW
system debugging and software development. Designed IPs, SoC and Testbenches are described with the
Verilog HDL and verified using a commercial logic simulator and GNU SW development tool kits， and
are integrated into a SoC inside Xilinx FPGA chip. The platform is cJearly verified by comparing the
results which simulate the logic with HDL simulator and software model of the processor and
peripherals using a execution file generated by cross-compiler. The verified platform is prototyped using
a FPGA emulation board embedding the Xilinx FPGA and then is successfully implemented a single
ASIC chip using the Verilog RTL and the Magnachip CMOS library based on 0.18 um l-poly 6-metal
technology.

목차 (Table of Contents)

• Ⅰ. 서 론 2
• II. SoC 설계 기술 2
• 2.1 SoC 설계 동향 2
• 2.1.1 IP 기반 SoC 설계 방법론 3
• 2.1.2 플랫폼 기반 SoC 설계 방법론 3
• 2.2 산업용 SoC 플랫폼 4
• 2.2.1 Processor-Centric SoC 플랫폼 4
• 2.2.2 Full Application SoC 플랫폼 5
• 2.2.3 Configurable SoC 플랫폼 5
• Ⅲ. SoC 플랫폼 설계 6
• 3.1 OpenRISC 임베디드 프로세서 6
• 3.2 WlSHBONE 온 칩 버스 7
• 3.3 메모리 인터패이스 및 주변장치 7
• 3.4 개발된 SoC 플랫폼의 구조 8
• 3.5 소프트웨어 개발 플랫폼 9
• Ⅳ. SoC 플랫폼 검증 9
• 4.1 HDL 시뮬레이션 검증 9
• 4.1.1 온 칩 SRAM 인터메이스 시뮬레이션 9
• 4.1.2 UART 데이터 전송 시뮬레이션 9
• 4.1.3 GPIO 데이터 전송 시뮬레이션 10
• 4.1.4 프로세서 명령어 실행 시뮬레이션 10
• 4.2ISS를 이용한 시뮬레이션 검중 10
• V. SoC 플랫폼 구현 11
• 5.1 FPGA를 이용한 구현 11
• 5.2 ASIC 칩 설계 11
• VI. 결 론 12