AMD FPGA 플랫폼을 활용한 재구성 가능 채널 선택적 리피터 시스템 설계 및 구현 = Design and Implementation of a Reconfigurable Channel-Selective Repeater System Using the AMD FPGA Platform

국문 초록 (Abstract)

본 논문에서는 AMD FPGA의 IP를 활용하여 재구성 가능한 채널 선택적 리피터(Reconfigurable CSR)를 설계하는 방법을 제시하고, 이를 AMD Zynq UltraScale+ MPSoC FPGA와 TI AFE7920 RF 트랜시버 기반의 자체제작 보드에서 구현 및 검증하는 과정을 설명한다. 구현된 Reconfigurable CSR 시스템은 RF트랜시버의 주파수뿐만 아니라 FIR 필터및 디지털 주파수 변환을 동적으로 재구성할 수 있도록 설계되었으며, 이를 통해 서로 다른 2개의 주파수 대역에서 5MHz ~ 100MHz의 다양한 대역폭을 갖는 채널을 최소 2개에서 최대 6개까지 동시에 운용할 수 있다. 네트워크 애널라이저를 활용한 RF 환경에서의 검증을 통해, 시스템의 채널 선택 및 필터링 기능이 안정적으로 동작하고, 성능이 설계 요구 사항을 충족함을 확인하였다. 본 연구는 FPGA 기반의 유연한 CSR 아키텍처가 첨단 무선 통신 시스템에서 활용될 수 있음을 보여준다.

다국어 초록 (Multilingual Abstract)

This paper presents a method for designing a reconfigurable channel-selective repeater (Reconfigurable CSR) using AMD FPGA IPs and details its implementation and verification on a custom-designed board incorporating the AMD Zynq UltraScale+ MPSoC FPGA and TI AFE7920 RF transceiver. The implemented system dynamically reconfigures not only the RF transceiver’s frequency but also the FIR filter and digital frequency conversion, enabling flexible adaptation to various wireless environments. It supports simultaneous operation of two to six channels with bandwidths ranging from 5 MHz to 100 MHz across two independent frequency bands. The system is designed for real-time signal processing and efficient filtering, ensuring high performance and adaptability. Verification using a network analyzer in an RF environment confirmed that the system achieves stable channel selection and filtering while meeting design specifications. This work demonstrates the feasibility of a flexible, FPGA-based CSR architecture for advanced wireless communication applications.