Stereo 3차원 동영상 CODEC을 위한 플랫폼 구현에 관한 연구 = A Study on Platform Implementation for Stereo 3-Dimensions Video CODEC

다국어 초록 (Multilingual Abstract)

In this paper, we implemented a platform consisting of FPGA, ARM Processor for implementing 3-Dimensions image system. For the 3-Dimensions image input, the platform gets the data from stereo camera which is placed 65mm each, and store it in SDRAM. And than, it displays the data at a TFT-LCD after 3-Dimensions image compression and decompression processing. We implemented it using VHDL on a Xilinx FPGA that has a function to store two camera's input data in the SDRAM, and a function to display output data from it at TFT-LCD because it is required precise timing control. On the other hand, we partly implemented image compression system based on CODEC at ARM, and confirmed the operation flexibility of the platform.

국문 초록 (Abstract)

본 논문에서는 FPGA, ARM 프로세서로 구성된 3차원 영상 시스템의 플랫폼을 구현하였다. 3차원 영상의 입력은 각 65mm 간격으로 배치된 스테레오 카메라로부터 데이터를 시스템으로 받아서 SDRAM에 저장한다. 그리고 3차원 영상의 압축과 복원을 수행한 후 시스템의 TFT-LCD에 데이터를 출력한다. 구현된 시스템은 두 개의 카메라로부터 입력되는 데이터를 SDRAM에 저장하는 기능과 정확한 타이밍 제어가 필요한 TFT-LCD에 3차원 영상 데이터를 출력하기 위한 기능을 Xilinx FPGA에 VHDL을 사용하여 설계하였다. 또한 제안한 스테레오 3차원 영상 시스템을 위한 플랫폼을 HW-SW Co-Design으로 구현함으로서 플랫폼의 유연성을 검증하였다.

참고문헌 (Reference)

• 1 "THE I2C-BUS SPECIFI CATION VERSION 2.1" 2000.
• 2 "Encoding parameters of digital television for studios" 1993.
• 3 "Digital Stereo Video: display, compression and transmission" Australian Natio -nal University 2002
• 4 "Ahmad Darabiha Video-Rate Stereo Vision on Reconfigurable Hardware" University of Toronto 2003.
• 5 "AMBATM Specification(REV2.0)" ARM 1999
• 6 "2D/3D LCD 디스플레이 장치를 위한 스테레오 영상 Formatter의 FPGA 구현" 40 (40): 39-48, 2003.
• 7 "16MSDRAMx16-Rev. 8/99" Micron Technology 1999.