Fabrication of 3D Si nano and micro structures using chemical imprinting method with catalytic metal stamp and probe in etch bath
저자
발행사항
[Seoul] : Graduate School, Yonsei University, 2020
학위논문사항
학위논문(박사) -- Graduate School, Yonsei University School of Integrated Technology 2020.2
발행연도
2020
작성언어
영어
주제어
발행국(도시)
서울
기타서명
식각용액에서 금속촉매스탬프 및 프로브를 이용하는 화학적 각인 기법을 통한 3 차원 실리콘 나노 및 마이크로 구조물 제작
형태사항
xxvii, 126장 : 삽화 ; 26 cm
일반주기명
지도교수: Jungwoo Oh
UCI식별코드
I804:11046-000000522852
소장기관
The three-dimensional (3D) nano-micro structure of semiconductors such as Si and GaAs are applied in various devices and fields, including FinFET and photoelectric devices and Si photonics, due to its structural/electrical characteristics. Most of the 3D structures applied to the devices are produced through the highly developed photolithography and dry etching processes. However, since pattern size decreases under 40 nm, process costs are also rising due to increased process steps and purchase and maintenance costs of the machine. In addition, dry etching process using high-energy plasma cause defects on the surface of semiconductor structure, which can cause degradation of the performance of the device.
Simple, inexpensive, and damage-free approaches of lithography and etching have been studied. A well-known alternative process to replace conventionally used photolithography is a nanoimprint lithography (NIL). Because NIL use stamps to form patterns, the process does not increase even when pattern size is decreased. Scanning probe lithography (SPL) is an alternative process that can simply form arbitrary patterns instead of e-beam lithography. SPL can form around 10-nm-sized pattern with simply contact on the substrate. The metal catalyst chemical etching (MaCE) was proposed as a substitute for dry etching process. The MaCE produce 3D semiconductor structures by immersing metal patterned semiconductor substrates into etching solutions composed of acid and oxidizer. However, since noble metals such as Au, Pt and Ag should be removed after etching, it is difficult to drastically reduce process costs and steps.
We developed a chemical imprinting process and chemical carving process that incorporated NIL and SPL into MaCE in order to implement 3D semiconductor nanostructures at low cost. When a catalyst metal coated stamp or probe touches a semiconductor substrate within a etching solution, a metal catalyzes the reduction of oxidant to release holes to semiconductor, and oxidized semiconductor is resolved in the acidic solution. As semiconductor regions that are in contact with catalyst metals are etched, 3D nano-microstructure is produced. We fabricated a stamp by depositing a protective material and catalytic metal on the semiconductor nano-microstructure and then contacted with the semiconductor substrate in an etching solution. Through chemical imprinting, a three-dimensional semiconductor structure with a pattern replicated symmetrically with the stamp was fabricated. It was confirmed that holes were injected into the semiconductor substrate by simple contact. When the metal catalyst stamp or probe scans the semiconductor substrate, the semiconductor is etched along the traces of the metal stamp or probe to form a 3D structure.
Generally, complex patterns are mixed when fabricating semiconductor structures. Etching patterns of different widths, lengths, and shapes to a uniform depth is an important factor in manufacturing 3D semiconductor structures. It has been confirmed that the semiconductor structure is formed at a uniform depth over a wide area by chemical imprinting on a semiconductor substrate with a 1 x 1 cm2 stamp mixed with dot / line / closed structure patterns. When light is projected onto a chemical imprinted semiconductor substrate, the light is scattered differently for each region due to its nanostructure. As a result of the TEM analysis of the sides of the Si trenches, the same crystallinity as before etching was maintained at the etched surface. The multilayer structure pattern was fabricated in a single step through a chemical imprint, although the conventional process required several lithographic-etching processes. In addition, the used coating can be reused as long as it is not damaged, thus reducing the processing cost.
We also have shown the possibility of producing arbitrary patterns through a chemical carving process that combines SPL and MaCE. In the etching solution, the metal probe scans the semiconductor to produce a trench structure and changing the scan direction also realizes a curved trench. The etch depth was varied by controlling the scan rate of the probe. In addition, periodic nanostructures were fabricated by repeatedly scanning and pausing at intervals wider than the width of the metal probe.
The processes proposed in this dissertation is a single step process that does not require photocurable polymer or mask material for subsequent processes and can be implemented without hazardous gas equipment, vacuum equipment, plasma electric system and optical system, which require a lot of cost and effort to purchase and maintain. Although it is still less reliable than conventional lithography and etching techniques that have been developed for decades, the simple and intuitive process characteristics have the potential to complement existing patterning techniques. If a durable stamp material and equipment capable of fine positioning without vibration are developed and applied, the chemical imprinting and the chemical carving process can simplify the manufacturing of the three-dimensional structure semiconductor and activate the research of the semiconductor device with this structure.
Si과 GaAs 등 반도체의 3차원 나노-마이크로 구조는 구조적/전기적 특성에 의해 FinFET과 광전소자, Si photonics 등 다양한 소자와 분야에서 응용되고 있다. 소자에 적용되는 대부분의 3차원 구조는 기술적 성숙도가 높은 포토리소그래피와 건식식각 공정을 통해 제작된다. 그러나 패턴 크기가 줄어듦에 따라 공정 단계가 증가하고 비싼 장비구축과 유지비로 인해 공정 비용 역시 상승하고 있다. 또한 고에너지 플라즈마를 이용하는 건식 식각 공정은 반도체 구조 표면에 결함을 유발하여 소자의 성능 저하를 야기한다.
단순하고 저렴하며 표면결함을 유발하지 않는 리소그래피 및 식각법이 연구되어왔다. 일반적으로 사용되는 포토리소그래피를 대체하는 대표적인 대안 공정으로 나노임프린트가 있다. 나노임프린트는 스탬프를 이용해 기판과 접촉하여 패턴을 형성하기 때문에 패턴 크기가 줄어들어도 동일한 공정단계를 거치며 공정비용의 상승이 제한적이다. 전자빔리소그래피를 대신하여 임의의 패턴을 간단하게 형성할 수 있는 대안공정으로 주사탐침리소그래피가 있다. 주사탐침리소그래피는 10-nm 크기의 패턴을 기판위에 단순 접촉으로 형성할 수 있다. 건식 식각 공정을 대체하는 공정으로 금속촉매 화학식각법이 제안되었다. 금속촉매 화학식각법은 촉매금속 패턴이 형성된 반도체 기판을 산과 산화제로 구성된 식각용액에 담가 반도체를 식각하는 방법으로 반도체/촉매금속/식각용액이 반응하여 촉매금속 패턴이 반도체 기판으로 파고들어서 3차원 구조 반도체를 제작한다. 그러나 촉매금속으로 사용되는 금, 은 등 귀금속을 1회 사용 후 기판에서 제거해야하기 때문에 공정 비용과 단계를 획기적으로 절감하기 어렵다.
본 연구진은 반도체의 3차원 나노구조를 저비용 공정으로 구현하기 위해 나노임프린트 공정과 주사탐침리소그래피 공정을 금속촉매 화학식각법에 접목시킨 화학적 임프린트 공정과 화학적 카빙 공정을 개발하였다. 표면이 촉매금속으로 덮인 3차원 나노 구조 스탬프나 탐침을 산용액과 산화제로 구성된 식각액 안에서 반도체 기판에 접촉시키면 산화제가 금속과 촉매반응하여 홀을 형성해 반도체를 산화시키고 산용액이 산화반도체를 식각한다. 촉매금속과 접촉한 반도체 영역이 식각되면서 3차원 나노-마이크로 구조가 형성된다. 반도체 나노-마이크로 구조에 보호물질과 촉매금속을 증착하여 스탬프를 제작한 후 식각액에서 반도체 기판과 접촉하여 스탬프와 대칭적으로 복제된 패턴을 갖는 3차원 구조 반도체를 제작할 수 있었고, 진공증착 방식이 아닌 단순 접촉으로도 홀이 반도체 기판에 주입됨을 확인했다. 금속촉매 스탬프를 반도체 기판에 접촉한체 이동하면 이동한 흔적을 따라 반도체가 식각되어 구조가 형성된다.
반도체 구조를 제작할 때 일반적으로 복잡한 패턴을 혼합하여 사용한다. 너비와 길이, 모양 등 각각 다른 패턴을 균일한 깊이로 식각하는 것은 3차원 구조 반도체를 제작하는데 있어 중요한 요소다. 본 연구진은 점/선/닫힌구조 패턴이 혼합된 1 × 1 cm2 스탬프로 반도체 기판에 화학적 임프린트 하여 넓은 면적에서 균일한 깊이로 반도체 구조가 형성되는 것을 확인했다. 화학적 임프린트한 반도체 기판에 빛을 비췄을 때 나노-마이크로 구조에 의해 영역에 따라 다른 산란광이 비춰졌다. Si 도랑의 측면을 TEM으로 분석한 결과 식각면에서 식각전과 동일한 결정성을 유지하고 있었다. 기존 공정을 이용하면 리소그래피-식각 공정을 여러 차례 거쳐야 하는 다층구조 패턴의 경우 화학적 임프린트를 이용하여 단일단계를 거쳐 제작했다. 또한 사용한 스탬프는 손상되지 않는 한 재사용이 가능하여 공정 비용이 절약된다.
주사탐침리소그래피에 금속촉매화학식각법을 접목한 화학적 카빙 공정을 통해 임의의 패턴을 형성할 수 있는 가능성을 확인했다. 식각용액에서 금속탐침이 반도체를 스캔하여 도랑구조를 제작할 수 있고 스캔방향을 변경하면 곡선 도랑도 구현된다. 금속탐침이 반도체를 스캔하는 속도를 조절하여 식각 깊이가 달라질 수 있음을 보였다. 또한 금속탐침 너비보다 넓은 간격을 스캔하고 정지하는 것을 주기적으로 반복하여 주기적인 나노구조를 제작할 수 있었다.
본 논문에서 제안한 공정은 광중합폴리머나 후속공정을 위한 마스크물질이 필요하지 않은 단일 공정이며 구매와 유지하는데 많은 비용과 노력이 필요한 위험 가스 설비, 진공 설비, 플라즈마 전기 시스템 및 광학 시스템 없이 구현할 수 있다. 비록 수십년 동안 개발되어온 기존의 리소그래피 및 식각 기술보다 아직 신뢰성이 낮지만 단순하고 직관적인 공정 특성으로 인해 기존 패터닝 기술을 보완할 수 있는 잠재력이 있다. 내구성 강한 스탬프 재료와 진동없이 미세한 위치를 조정할 수 있는 장비를 개발해 적용한다면 화학적 임프린트와 화학적 카빙 공정은 3차원 구조 반도체 제조를 단순화하여 이러한 구조가 적용된 반도체 소자의 연구를 활성화할 수 있다.
분석정보
서지정보 내보내기(Export)
닫기소장기관 정보
닫기권호소장정보
닫기오류접수
닫기오류 접수 확인
닫기음성서비스 신청
닫기음성서비스 신청 확인
닫기이용약관
닫기학술연구정보서비스 이용약관 (2017년 1월 1일 ~ 현재 적용)
학술연구정보서비스(이하 RISS)는 정보주체의 자유와 권리 보호를 위해 「개인정보 보호법」 및 관계 법령이 정한 바를 준수하여, 적법하게 개인정보를 처리하고 안전하게 관리하고 있습니다. 이에 「개인정보 보호법」 제30조에 따라 정보주체에게 개인정보 처리에 관한 절차 및 기준을 안내하고, 이와 관련한 고충을 신속하고 원활하게 처리할 수 있도록 하기 위하여 다음과 같이 개인정보 처리방침을 수립·공개합니다.
주요 개인정보 처리 표시(라벨링)
목 차
3년
또는 회원탈퇴시까지5년
(「전자상거래 등에서의 소비자보호에 관한3년
(「전자상거래 등에서의 소비자보호에 관한2년
이상(개인정보보호위원회 : 개인정보의 안전성 확보조치 기준)개인정보파일의 명칭 | 운영근거 / 처리목적 | 개인정보파일에 기록되는 개인정보의 항목 | 보유기간 | |
---|---|---|---|---|
학술연구정보서비스 이용자 가입정보 파일 | 한국교육학술정보원법 | 필수 | ID, 비밀번호, 성명, 생년월일, 신분(직업구분), 이메일, 소속분야, 웹진메일 수신동의 여부 | 3년 또는 탈퇴시 |
선택 | 소속기관명, 소속도서관명, 학과/부서명, 학번/직원번호, 휴대전화, 주소 |
구분 | 담당자 | 연락처 |
---|---|---|
KERIS 개인정보 보호책임자 | 정보보호본부 김태우 | - 이메일 : lsy@keris.or.kr - 전화번호 : 053-714-0439 - 팩스번호 : 053-714-0195 |
KERIS 개인정보 보호담당자 | 개인정보보호부 이상엽 | |
RISS 개인정보 보호책임자 | 대학학술본부 장금연 | - 이메일 : giltizen@keris.or.kr - 전화번호 : 053-714-0149 - 팩스번호 : 053-714-0194 |
RISS 개인정보 보호담당자 | 학술진흥부 길원진 |
자동로그아웃 안내
닫기인증오류 안내
닫기귀하께서는 휴면계정 전환 후 1년동안 회원정보 수집 및 이용에 대한
재동의를 하지 않으신 관계로 개인정보가 삭제되었습니다.
(참조 : RISS 이용약관 및 개인정보처리방침)
신규회원으로 가입하여 이용 부탁 드리며, 추가 문의는 고객센터로 연락 바랍니다.
- 기존 아이디 재사용 불가
휴면계정 안내
RISS는 [표준개인정보 보호지침]에 따라 2년을 주기로 개인정보 수집·이용에 관하여 (재)동의를 받고 있으며, (재)동의를 하지 않을 경우, 휴면계정으로 전환됩니다.
(※ 휴면계정은 원문이용 및 복사/대출 서비스를 이용할 수 없습니다.)
휴면계정으로 전환된 후 1년간 회원정보 수집·이용에 대한 재동의를 하지 않을 경우, RISS에서 자동탈퇴 및 개인정보가 삭제처리 됩니다.
고객센터 1599-3122
ARS번호+1번(회원가입 및 정보수정)