초기 신호획득 성능향상을 위한 GPS용 다중 상관 디지털 신호처리기의 구현 = Implementation of DSP with multiple correlator to improve the TTFF(Time To First Fix) of GPS

국문 초록 (Abstract)

GPS 수신기에서의 신호포착은 위성신호에 대한 아무런 정보도 가지고 있지 않기 때문에 도플러와 코드영역에 대한 2차원 검사를 수행함으로써 시작된다. 이런 경우 신호를 찾는 데는 수십 초가 걸리게 된다. 기존의 신호포착 방법으로는 코드주기 전구간에 대하여 상관하는 직렬탐색 방식을 주로 사용해 왔으며, 이에 비해 빠른 신호포착 위한 기술로는 다중 상관기, 정합필터(Matched Filter), FFT등이 주로 연구되고 있다. 이중 다중 상관기를 이용한 방법은 다수의 상관기를 병렬로 연결하여 빠른 신호포착을 수행한다. 본 논문에서는 다중 상관 방식을 응용한 GPS 수신기의 디지털 신호처리 부를 하드웨어 기술언어 중 하나인 Verilog-HDL로 구현하고, 이를 FPGA로 실험하여 빠른 신호포착 성능을 확인하였다. 이는 기존의 직렬탐색 방식에 비하여 50%이상의 성능향상을 보였으며 하드웨어의 복잡성은 기존다중상관 방식에 비해 1/2로 줄어들었다.

다국어 초록 (Multilingual Abstract)

Most GPS receivers perform time-consuming two-dimensional search to acquire the signal from satellites because they have no code phase and Doppler shift information. It takes more than tens of seconds if there is no information on the signal. There are many techniques for the fast acquisition of GPS signal. Among them, multi-correlator, matched filter and FFT are most popular. The multi-correlator uses a larger number of correlation arms, and correlation values between the received code and the replica code generated at each arm obtained simultaneously. This paper proposes multiple-correlation DSP for GPS to efficiently search C/A code and to reduce signal acquisition time. This method show the fast signal acquisition performance. The Proposed DSP is designed using HDL(Hardware Description Language) and implemented and tested using FPGA.