낮은 복잡도의 Deeply Embedded 중앙처리장치 및 시스템온칩 구현

국문 초록 (Abstract)

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다.본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다.제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. 0.18μm 디지털 CMOS공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

다국어 초록 (Multilingual Abstract)

This paper proposes a low-complexity central processing unit (CPU) that is suitable for deeply embedded systems, including Internet of things (IoT) applications. The core features a 16-bit instruction set architecture (ISA) that leads to high code density, as well as a multicycle architecture with a counter-based control unit and adder sharing that lead to a small hardware area. A co-processor, instruction cache, AMBA bus, internal SRAM, external memory, on-chip debugger (OCD), and peripheral I/Os are placed around the core to make a system-on-a-chip (SoC) platform. This platform is based on a modified Harvard architecture to facilitate memory access by reducing the number of access clock cycles. The SoC platform and CPU were simulated and verified at the C and the assembly levels, and FPGA prototyping with integrated logic analysis was carried out. The CPU was synthesized at the ASIC front-end gate netlist level using a 0.18μm digital CMOS technology with 1.8V supply, resulting in a gate count of merely 7700 at a 50MHz clock speed. The SoC platform was embedded in an FPGA on a miniature board and applied to deeply embedded IoT applications.

참고문헌 (Reference)

• 1 Chun-Ming Huang, "Implementation and Prototyping of a Complex Multi-Project System-on-a-Chip" 2321-2324, 2009
• 2 Long Zheng, "I-Cache Tag Reduction for Low Power Chip Multiprocessor" 196-202, 2009
• 3 "Extendable Instruction Set Computer"
• 4 R. V. Batchu, "Exploiting Procedure Level Locality to Reduce Instruction Cache Misses" 75-84, 2004
• 5 Peter Petrov, "Energy-Efficient Physically Tagged Caches for Embedded Processors with Virtual Memory" 17-22, 2005
• 6 Y. Sun, "Design of an OSEK/VDX and OSGi-Based Embedded Software Platform for Vehicular Applications" 1-6, 2007
• 7 M. Wright, "Deeply Embedded Devices: The Internet of Things" Electronic Design
• 8 D. A. Patterson, "Computer Organization and Design" Elsevier, Morgan Kaufmann Publishers 2010
• 9 B. Parhami, "Computer Architecture" Oxford University Press 2005
• 10 Cillani Chayoor Abbas, "Backplane Bus Controller Implementation in FPGA for Hard Real Time Control Systems" 451-456, 2011
• 11 H. Eberle, "Architectural Extensions for Elliptic Curve Cryptography over GF(2m) on 8-Bit Microprocessors" 343-349, 2005
• 12 Chih-Wen Hsueh, "Anticipatory Access Pipeline Design for Phased Cache" 18-21, 2008
• 13 F.-C. Yang, "An Embedded Low Power/Cost 16-Bit Data/Instruction Microprocessor Compatible with ARM7 Software Tools" 902-907, 2007
• 14 A. Asaduzzaman, "An Efficient Memory Block Selection Strategy to Improve the Performance of Cache Memory Subsystem" 22-24, 2011