STTRAM을 이용한 L1 캐쉬 메모리 설계 및 성능, 에너지, 면적 측면 분석

국문 초록 (Abstract)

공정 기술이 발전하면서 프로세서의 전력 밀도가 높아지면서 프로세서의 많은 부분이 가동되지 않는 상태에 놓이는 검은 실리콘 문제가 대두되었다. STTRAM (Spin Torque Transfer Random Access Memory)은 기존 SRAM에 비해 우수한 누수 전력 효율성 및 읽기 에너지 소모량으로 인해 이러한 문제를 해결할 새로운 온칩 메모리 소자로 주목받고 있다. 본 논문에서는 STTRAM만을 데이터 저장 공간으로 사용한 (SRAM-STTRAM 혼용이 아닌) L1 데이터 캐쉬와 명령어 캐쉬 메모리를 제안하고 이를 에너지, 성능, 면적 측면에서 평가한다. STTRAM을 L1 데이터 캐쉬 및 명령어 캐쉬에 모두 사용한 경우, 기존 SRAM으로 구성된 캐쉬 메모리 대비 최대 58% 정도의 에너지 소모를 절감할 수 있다. 또한, 빠른 읽기 성능 덕분에 STTRAM을 L1 명령어 캐쉬 메모리에 적용할 경우 약 3%의 성능 증가 효과도 가져온다. 면적 측면에서는 약 80% 정도의 면적을 SRAM 기반 캐쉬 메모리 대비 절감 가능하다.

다국어 초록 (Multilingual Abstract)

As process technology advances, the dark silicon problem, which means a large portion of the processor components remains in the idle or inactive state, has emerged due to increased power density in processors. STTRAM (Spin Torque Transfer Random Access Memory) is one of the promising memory device technologies in the dark silicon era, which enables much lower leakage power consumption and higher read energy efficiency compared to SRAM cells. In this paper, we propose STTRAM-only (i.e., not SRAM-STTRAM hybrid) L1 data and instruction cache architecture and evaluate them in terms of energy, performance and area. In the case where STTRAM cells are used for both L1 data and instruction cache, energy consumption in the L1 caches is reduced by up to 58%. In addition, thanks to faster read access latency, we can improve performance by 3% when STTRAM cells are used for constructing the L1 instruction cache. In terms of area, using STTRAM cells reduces L1 cache area by up to 80% compared to using the conventional SRAM cells in the L1 caches.

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. 배경 지식 및 관련 연구
• 2.1 STTRAM (Spin Torque Transfer Random Access Memory)
• 2.2 관련 연구
• 3. STTRAM 기반의 L1 캐쉬 메모리
• 3.1 구조
• 3.2 STTRAM 기반 L1 데이터 캐쉬와 명령어 캐쉬의 비교
• 3.3 다양한 STTRAM의 설정 사용
• 4. 실험 결과
• 4.1 실험 방법
• 4.2 에너지 소모 결과
• 4.3 성능 결과
• 4.4 면적 결과
• 5. 결론
• 참고문헌

참고문헌 (Reference)

• 1 M.-T. Chang, "Technology comparison for large last-level caches (L3Cs): Low-leakage SRAM, low write-energy STT-RAM, and refresh-optimized eDRAM" 143-154, 2013
• 2 Y.-T. Chen, "Static and Dynamic Co-optimizations for Blocks Mapping in Hybrid Caches" 237-242, 2012
• 3 C. Smullen, "Relaxing Non-volatility for Fast and Energy-efficient STT-RAM Caches" 50-61, 2011
• 4 Z. Sun, "Multi Retention Level STT-RAM Cache Designs with a Dynamic Refresh Scheme" 329-338, 2011
• 5 J. J. Sharkey, "M-Sim: A Flexible, Multithreaded Architectural Simulation Environment" Department of Computer Science, State University of New York at Binghamton 2005
• 6 김재민, "Last Level Cache에서 캐시 실패율을 줄이기 위한 그룹 기반 교체 알고리즘" 한국차세대컴퓨팅학회 6 (6): 44-50, 2010
• 7 J. Ahn, "LASIC: Loop-Aware Sleepy Instruction Caches Based on STT-RAM Technology" 22 (22): 1197-1201, 2014
• 8 최홍준, "GPU 코어에 할당된 CTA 수에 따른 GPGPU 구조의성능 및 전력 효율성 분석" 한국차세대컴퓨팅학회 10 (10): 46-58, 2014
• 9 S. P. Park, "Future Cache Design Using STT MRAMs for Improved Energy Efficiency: Devices, Circuits and Architecture" 492-497, 2012
• 10 P. Zhou, "Energy Reduction for STT-RAM Using Early Write Termination" 264-268, 2009
• 11 J. Ahn, "DASCA: Dead Write Prediction Assisted STT-RAM Cache Architecture" 25-36, 2014
• 12 A. Jog, "Cache Revive: Architecting Volatile STT-RAM Caches for Enhanced Performance in CMPs" 243-252, 2012
• 13 쟌 느앗-프엉, "Cache Conscious Parallel Pattern Matching for Aho-Corasick Algorithm on a GPU" 한국차세대컴퓨팅학회 8 (8): 64-75, 2012
• 14 N. Muralimanohar, "CACTI 6.0: A Tool to Model Large Caches"
• 15 Y. Li, "C1C: A Configurable, Compiler-guided STT-RAM L1 Cache" 10 (10): 52:1-52:22, 2013
• 16 J. Yao, "An Energy-Efficient Scheme for STT-RAM L1 Cache" 1345-1350, 2013
• 17 Z. Wang, "Adaptive Placement and Migration Policy for an STT-RAM-based Hybrid Cache" 13-24, 2014
• 18 "ARM Cortex-A15"
• 19 Jianxing Wang, "A coherent hybrid SRAM and STT-RAM L1 cache architecture for shared memory multicores" 610-615, 2014