집적도 향상을 위한 n-MOSFET의 전기적 특성 및 모델링 = Electric characteristics and modeling of asymmetric n-MOSFET's for improving packing density

국문 초록 (Abstract)

집적도 향상을 위한 비대칭 n-MOSFET를 대칭형 n-MOSFET와 단일 웨이퍼 상에 0.35 ㎛ CMOS공정으로 동시에 제조하여 그 전기적 특성을 조사하였다. 측정 결과 비대칭 n-MOSFET는 포화 드레인 전류와 선형영역에서의 드레인 소오스간 직렬저항에서는 대칭형 n-MOSFET와 비교하여 열화된 특성을 나타내었으며, 기판전류 특성에서는 비대칭 n-MOSFET의 특성이 대칭형 소자보다 더 나은 특성을 나타내었다. 측정결과를 참조하여 비대칭 n-MOSFET를 회로설계시 용이하게 사용할 수 있도록 모델링 하였다. 이 모델링의 정확성을 MEDICI 시뮬레이션을 통해 확인하였고, 게이트 폭이 넓을 때를 제외하고는 비교적 정확한 값을 나타내었다.

다국어 초록 (Multilingual Abstract)

Asymmetric and symmetric n-MOSFET's have been fabricated on the same wafer using LOCOS isolation and CMOS process. Saturation drain current characteristics and drain to source series resistance in linear region of asymmetric n-MOSFET's are degraded compared to those of symmetric devices. Substrate current characteristic of asymmetric MOSFET's is better than that of symmetric devices. Asymmetric n-MOSFET's have been modeled using a parasitic resistance connected to symmetric devices, MEDICI simulation has been done for accuracy of this modeling. Simulated curve of reverse as well as forward saturation drain current show good agreement with measured values except for wide gate devices.