HSS 기반의 고속 LDPC 복호기 FPGA 설계

국문 초록 (Abstract)

본 논문에서는 DVB-S2에 제시된 LDPC 복호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산방식을 제안하였고, 최적의 CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

다국어 초록 (Multilingual Abstract)

LDPC decoder architectures are generally classified into serial, parallel and partially parallel architectures. Conventional method of LDPC decoding in general give rise to a large number of computation operations, mass power consumption, and decoding delay. It is necessary to reduce the iteration numbers and computation operations without performance degradation. This paper studies horizontal shuffle scheduling(HSS) algorithm and self-correction normalized min-sum(SC-NMS) algorithm. In the result, number of iteration is half than conventional algorithm and performance is almost same between sum-product(SP) and SC-NMS. Finally, This paper implements high-speed LDPC decoder based on FPGA. Decoding throughput is 816 Mbps.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. 고속 복호 알고리즘
• Ⅲ. 고속화 알고리즘을 이용한 FPGA 구현
• Ⅳ. 결론
• 참고문헌

참고문헌 (Reference)

• 1 V. Savin, "Self-corrected min-sum decoding of LDPC codes" 146-150, 2008
• 2 Digital Video Broadcasting(DVB), "Second generation framing structure, channel coding and modulation systems for broadcasting, interactive services, news gathering and other broadband satellite applications( DVB-S2), European Standard (Telecommunications Series) ETSI EN 302 307 V1.2.1(2009- 08)"
• 3 D. J. C. Mackay, "Near Shannon limit performance of low-density parity-check codes" 32 : 1645-1646, 1996
• 4 R. G. Gallager, "Low-density parity-check codes" 8 : 21-28, 1962
• 5 J. Dielissen, "Low cost LDPC decoder for DVB-S2" 2 : 1-6, 2006
• 6 Xiao-Yu Hu, "Efficient implementations of the sumproduct algorithm for decoding LDPC codes" 2 : 1036-1036E, 2001
• 7 O. Eljamaly, "Alternative approximation of check node algorithm for DVB-S2 LDPC decoder" 157-162, 2007