명령어 캐시미스 중에도 파이프라인의 고착을 피할 수 있는 VLIW 구조의 성능향상 = Performance Improvement of a VLIW Architecture without Pipeline-Stall during Instruction Cache Miss

국문 초록 (Abstract)

본 논문에서는 명령어 수준의 병렬성을 다루는 세 가지 프로세서 모델을 정의하고 각 모델별로 명령어 파이프라인을 운용하는 방법에 따른 실행사이클의 변화를 연구하였다. 본 논문에서 고려한 세가지 모델은 1) 긴명령어 인출시 캐시미스가 발생하면 명령어 파이프라인이 정지되는 전통적인 VLIW 구조, 2) 전통적인 VLIW 구조와 같이 긴명령어 인출시 캐시미스가 발생하면 명령어 파이프라인이 정지되나 실시간에 긴명령어를 실행유니트로 스케줄링할 수 있으므로 목적코드에서 LNOP을 제거할 수 있는 구조 및 3) 2)의 구조에서 긴명령어를 인출하는 과정에서 캐시미스가 발생하더라도 LNOP을 분석 유니트로 제공하여 명령어 파이프라인을 계속 진행시키는 구조의 세 가지이다. 연구결과, 세 번째 구조에서 발생되는 LNOP의 수는 첫 번째 구조와 두 번째 구조에 비하여 적어서 동일한 응용 프로그램을 처리하는데 필요한 실행사이클의 수가 가장 짧았다. 여러 가치 벤치마크들에 대한 모의실험에서도 세 번째 구조가 다른 구조의 프로세서에 비하여 실행사이클의 수가 가장 짧음을 확인할 수 있었다.

다국어 초록 (Multilingual Abstract)

In this paper, we define three processor models dealing with ILP(Instruction Level Parallelism) and we study the variation of execution cycles according to the instruction pipeline operations. Three processor models in this paper include 1) a traditional VLIW processor architecture that stalls instruction pipeline whenever cache miss occurs while fetching a long instruction word, 2) a processor architecture that stalls instruction pipeline when cache miss occurs like the first processor architecture but can schedule long instruction words dynamically at run-time. Thus we can remove LNOPs from the object code of the first model, 3) a processor architecture that continues instruction pipeline operation since the fetch unit provides LNOPs to the decoding unit even though a cache miss occurs while fetching a long instruction word. The number of required LNOPs on the third model architecture is less than that on the first and second model architectures, and as a result, the number of cycles to execute the same application on the third model architecture is the least among three processor architectures. Simulation results of various benchmarks also confirm faster execution on the third model architecture than those on the first and/or second model architecture.

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. ILP 프로세서 모델
• 3. 긴명령어와 명령어 파이프라인
• 4. 실험 및 성능평가
• 5. 결론
• 참고문헌
• 저자소개